

### KOREAN PATENT ABSTRACTS

(11)Publication

1020040061856 A

(43)Date of publication of application:

07.07.2004

(21)Application number: 1020020088156

•

1020020000100

(71)Applicant:

HYNIX SEMICONDUCTOR

INC

(22)Date of filing:

31.12.2002

(72)Inventor:

JUNG, SU OK

(51)Int. CI

H01L 21/28

(54)	<b>METHOD</b>	FOR MANU	<b>JFACTURING</b>	SEMICOND	LICTOR	DEVICE
(34)	METHOD	FOR MAN	JEACTORING	SEMICONE	UCIUR	DEVIL

(57) Abstract:

PURPOSE: A method for manufacturing a semiconductor device is provided to prevent short and to improve topology of a gate electrode by using a multilayer hard mask.

CONSTITUTION: A gate oxide layer(12) and a conductive layer(14) are formed on a substrate(10). By sequentially depositing and patterning the first nitride layer(30-1), an oxide layer(30-2) and the second nitride layer(30-3), a multilayer hard mask (30) is formed on the gate conductive layer. An

insulating spacer(20) is formed at both sidewalls of the patterns. Landing plug contact holes are formed by etching an interlayer dielectric. A landing plug(22) is then formed in the landing plug contact holes.

**-**

© KIPO 2004

Legal Status

【한국공개특허공보2004-0061856(2002.12.31출원) : 인용예1】

10-2004-0081858

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl.: HOIL 21/28	(1) 공개인호 10-200 <del>4-0016165</del> 6 (49) 공개일자 2004년(7)월(7)일
(21) 출원방호 (22) 출원입자	10-2002-0088158 2002년 12월31일
(71) 출원인	주식회사 하이닉스반도회
(72) 발명자	경기 미천시 부발읍 아미리 산136~1 정수육
(74) 대리인	사물론병시시초구잠원종동마아파트103동1302호 마호증, 이정훈
ONET : ME	•
CHAN SELITOR A TOPH WE	Pallini

# (54) 반도제소지의 제조반범

82.63

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 게이트전국 현성을 위한 하드마스크용을 산화막-집화막과 길은 다른 재정의 다층 철연막으로 형성하며 게이트전국 패턴님 휴에도 밀부가 남도욕하 며 추속 팬델플러그 공정 앱 아니라 버트라만이나 전하저장전국 콘백 형성물의 공장에서도 마스크접연막 패턴이나 게이트전국 등의 하보막등을 보호하도록 하였으므로, 게이트전국의 단차를 감소시킬 수 있어 패 턴님 공행이 용이하고, 함로 이온주입 슬로프를 중대시킬 수 있으며, 걸연막 도포시 보이드 생성이 방지 되고, 게이트 노중에 따른 다락이 방지도어 공장 수울 및 소자 동작의 신뢰성출 향상시킬 수 있다.

13.25

See als

MAN

Sen year ya

도 1a 내지 도 1d는 종래 기술에 따운 반도체소자의 제조공정도.

도 2a 내지 도 2d는 본 발명에 따른 반도체소자의 제조공정도,

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 반도체기판

12 : 게이트산화막

14 : 도전총

16, 30 : 하드마소크총

18 : 게마트전국

20 : 젊면 스페미서

22 : 다결정실리콘증

24 : 콘택플러그

30-1 : 제1질화막

57 · C 7 B F I -

90 0 · THORNAL

30-2 : 산화막

30-3 : 제2집화막

医氯氯 智囊法 现象

अध्य मुख

#### 金瓦斯名 经约定 江 聚 森代 马筋牵 的现象

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 모스 전계호과 트랜지스터(Metal Oxide Semi conductor Field Effect Translator; 미하 NOS FET라 칭합)의 개마토전국 보호을 위한 하드마스크송을 대 러재필의 다용절인막으로 형성하여 후속 자기점쟁 콘벡(self align contact; 미하 SAC 라 칭합) 공정시 하드마스크중의 손실을 최소화하여 개마토전국의 노출에 따른 단락 발생을 받지하며 공정수를 및 소지동 작의 신뢰성을 학상시킬 수 있는 반도체소자의 제조방법에 관한 것이다.

최근의 반도체 장치의 고집적화 추세는 데세 때단 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공전 중에서 식각 또는 미온주인 공원 중의 마스크로 매우 푹 넓게 사용되는 감광막 패턴의 미세화가 평수 요건이다.

이러한 감광막 때턴의 분해능(R)은 감광막 자채의 재질이나 기판과의 접착력용과도 밀접한 연판이 있으 나, 일차적으로는 사용되는 촉소노관장치의 광원 파장(A) 및 꼽쟁 변수(k)에 비례하고, 노관 장치의 렌

즈 구경(numerical aperture: NA, 개구수)에 반비례한다.

[R=k+ル/NA,~R=해상도,~ル=광원의~따장,~Nb=개구수~]

여기서 삼기 축소노광장치의 광분해능을 향상시키기 위하며 광원의 파장을 감소시키게 되며, 예출들어 파장이 436 및 365mg의 6-라인 및 1-라인 축소노광장치는 공청 분해능이 라인/스페이스 패턴의 경우 각각약 0.7, 0.5mg 정도가 한거이고, 0.5mg 이하의 미세 패턴을 행성하기 위해서는 이보다 따장이 더 작은 원자인건(deep ultra violat; 대V), 예출중에 파장이 240m인 KrF 레이저나 195mg인 ArF 레이저를 광원으로 사용하는 노광 장치물 이용하여야 한다.

또한 축소노광장치와는 별도로 공정 상의 방법으로는 노광마스크(photo mask)로서 위상반진마스크(phase shift mask)를 사용하는 방법이나, 이미지 콘트라스트를 합심시킬 수 있는 별도의 박막을 웨이머 상에 형성하는 씨,미,왕(contrast enhancement layer; CEL) 방법이나, 두흥의 감광막 사이에 에스 오,지(spin on slass; SED)등의 중간총을 개재시킨 삼층레지스트(Tri layer resister; 미하 TRDI라 청합) 방법 또는 감 광막의 상축에 선택적으로 실리콘을 주입시키는 설리레이션 방법 등이 개발되어 본해능 한계치를 낮추고 있다.

또한 상하의 도진배선들 연결하는 콘택홀은 상기에서의 라인/스페이스 패턴에 비해 디자인물이 더 크게 나타나는데, 소자가 고집적화 되어감에 따라 자체의 크기와 주변배선과의 간격이 감소되고, 문택증의 지 좋과 퀄데의 비인 에스팩트비(espect ratio)가 증가한다. [따라서, 다층의 토캔배선을 구비하는 고집적 반 도체소자에서는 콘택 형성 공정에서의 마스크를간의 정확하고 엄격한 장혈이 요구되어 공청여유도가 감소 단거나, 여유가 전혀없이 공정을 진행하여야하는 어려움이 있다.

이러한 콘택용은 용간의 간격 유지를 위하여 마스크 정렬시의 오배달 여유(alsalisment tolerance), 노 광공정시의 랜즈 외국(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 마스크간의 정합(resistration)등과 같은 요인품을 고려하여 마스크를 형성한다. 상기와 같은 콘택용의 형성 방법으로는 직접 식각 방법과, 측벽 스페이서를 사용하는 방법 및 SAC 방법등 이 있다.

상기에서 직접 식각방법과 측벽 스페이서 형성 방법은 현재의 제반 기술 수준에서 0.3호 이하의 디자인 물물 갖는 소자 제조에는 사용량 수 없어 소자의 고집적화에 한계가 있다.

또한 콘택홈 형성시 리소그래퍼(Lithography) 공정의 한계를 극복하기 위하며 고안된 SAC 방법은 식각장 백층으로 사용하는 월집에 따라 다결정실리콘홀이나 집화학 또는 산화집화막동을 사용하는 것으로 나눌 수 있으며, 가장 유망한 것으로 집화막을 삭각 방어막으로 사용하는 방법이 있다.

도 ia 내지 도Id는 증래 기술에 따른 반도체소자의 제조공정도이다.

먼저, 반도차기판(10)상에 게미트산화막(12)과 다결정싫리콘이나 ♥등의 도전송(14)과 집화막 재질의 하드마스크송(16)용 슈차적으로 형성한다. (도 1a 참조).

그다음 상기 하드마스크총(16)상에 게이트 패터닝용 감광막 패턴(도시되지 않음)을 형성하고, 상기 감광막 패턴에 의해 노염되어있는 하드마스크총(16)과 도전용(14) 및 게이토산화막(12)을 순차적으로 제거하여 하드마스크총(16) 패턴과 중립되어있는 게이토전국(18)을 형성한다. 이때 상기 하드마스크총(18)의 일부 두메가 제거 된다. (도 1b 참조).

그후, 상기 가이트건국(18)과 하드마스크용(16) 패턴의 흑벽에 절면 스페이서(20)을 형성한 후, 상기 구조의 전표면에 랜딩 물러그 본택을 형성하기 위한 총간절면와(도시되지 않음)을 도포하고, 랜딩 옵터그 본택공을 형성한 후, 상기 구조의 전표면에 랜딩콥러그가 되는 다결정심리론을(22)을 도포한다. (도 Ic 참조).

그다음 상기 다결정실리콘총(22)을 화학기계적 연마(이하 CMP 라 청합) 공정을 진행하여 콘택플러그(24) 룹 형성한다. 이내 상기 하드마스크총(16)의 일부 두메가 또 제거된다. 이러한 하드마스크총(16)의 순상 문 화속 비트라인 콘택이나 전하저장전국 콘택 형성 공정에서 게미로전국(18)을 총본히 보호하지 못할 수 도 있다. (도 16 참조).

상기와 같은 중래 가슴에 따른 반도체소자의 제조방법은 런딩 둘러그 형성공정에서 하드마스크층이 모두 제거되고 그 하부의 마스크점연막 패턴이 손상되는데, 이분 축속 바투라인이나 전하지장점국 또는 금속 전역 형성시에 다시 마스크혈연막 패턴이 손상되면 그 하부의 게이트전국에 보출되어 배션간 단확대 발생 할 수 있다 마스크혈연막을 충분한 두찌로 형성하여다하는데, 그 경우 게이트전국 패턴의 공정시 단차가 증가되어 후속 공정을 더욱 어렵게하고 소자의 고집적화에 의해 게이트전국가 간국이 감소되어 램딩 둘러 그 형성을 위한 형면막이 게이트전국을 사이를 제대로 메우지 못해 보이드가 발생할 수 있으며, 대무공정 특성상 마스크혈연막 패턴의 날아 있는 군일도가 멀어져 축속 공장시 불량 발생의 원인이 되는등 공행 수 물 및 소자 용작의 산리성이 떨어지는 문제장이 있다.

#### SBU OF THAT AST BY

본 발명은 상기와 많은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 게이트진국 패턴님시 사용되는 하느마스크총을 다룬 제공의 다총 적충 구조류 항성하여 게이트진국 패턴님 후에도 일부가 남아 있도 특하여 게이트건국의 상부가 마스크점역막 패턴에 의해 안정적으로 보호되도록하여 추숙 공정에서 배선간 단탁을 방지하고, 게이트전국 패턴님시의 단차를 감소시켜 식각 공정을 동이하게 하며, 점연막의 보이드 방생을 방지하고, 은택됩리그 형성을 위한 데? 공정시 패턴 근일도를 향상시켜 공정 수를 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공합에 있다.

200 PH & 75

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법의 특징은,

반도체기판상에 게이트갤연막과, 도전총 및 하드마스크충音 순차적으로 형성하되 상가 하드마스크총은 여러 재ඛ의 다충막으로 형성하는 광정과,

상기 하드마스크층 이하 도전층까지를 게이트진국 패턴님 마스크를 사용한 사진 식각 공청으로 식각하여 하드마스크층 패턴과 중첩되어있는 도전층 패턴으로된 게미트전국을 형성하는 광정과.

- 삼기 패턴들의 측벽에 절면 스페이서를 형성하는 공정과,
- 상기 구조의 전표면에 총간잷연막을 형성하는 곰점과,
- 삼기 총간 절연막을 밴딩 물러그 온택 식각 마스크를 이용한 사진 식각 공정을 패턴님하여 랜딩들러그 콘 택용을 협성하는 공정과,
- 상기 구조의 진표면에 런딩 즐러그 도전송을 형성하는 공정과,
- 삼기 런딩 출러그 도건충을 CMP방법으로 평탄회하며 콘짝용을 메운 랜당 플러그룹 형성하는 공정을 구비 함에 있다.
- 또한 본 발명의 다른 특징은, 상거 하드마스크용은 철화막-산화막-집화막의 적층 구조인 것을 특징으로 한다.
- 이하, 첨부된 도면을 참조하여 분 발명에 따른 반도체소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
- 도 26 내지 도 26는 본 발명에 따른 반도체소자의 제조공정도이다.
- 먼저, 반도체기판(10)상에 게미트산화막(12)을 형성하고, 그 상부에 게이트전국이 되는 도전총(14)과 질 화막 재질의 하드마스크총(30)를 순차적으로 형성한다. 여기서 상기 하드마스크촉(30)은 웹라즈마 유도 화박기상종학에나 제압 화학기산중학등의 방법으로 형성되는 제(집화막(30-1), 산회반(30-2) 및 제2질화 막(30-3)으로 구성되대, 상기 제2절화막(30-3)은 게이트 패턴님 및 런딩 플러그 문핵중 형성을 위한 SAC 에성 공정시 베리어가 된다. (또 2a 참조).
- 그다음 상기 하드마스크용(30)상에 게이트 패턴님용 강황막 패턴(도시되지 않음)을 형성하고, 상기 감황막 패턴에 위해 노형되어있는 하드마스크용(30)과 도진용(14) 및 게이트산화막(12)을 순차적으로 제거하며 하드마스크용(30) 패턴과 중립되어있는 게이트건국(18)을 형성한다. 이때 상기 하드마스크용(30)의 제2집화막(30-3)의 일부 두께가 제거된다. (도 2) 참조)
- 그후, 상기 게미트전국(18)과 하드마스크용(30) 패턴의 흑벽에 산화막미나 결화막 또는 그 적흥막으로될 여연 스페이서(20)를 항성한 후, 상기 구조의 전표면에 랜딩 즐러그 콘백을 형성하기 위하며 식과장벽송 과 흥간절면막(도시되지 않중)을 도포하고, SAC 방법으로 랜딩 중러그 콘백용을 형성한 후, 상기 구조의 전표면에 랜딩 즐러그 콘백용을 형성한 후, 상기 구조의 전표면에 랜딩출러그가 되는 다결정실리콘흥(22)을 도포한다. 여기서 상기 절면 스페이서(20) 형성 골정 전표면에 랜딩출러그가 되는 다결정실리콘흥(22)을 도포한다. 여기서 상기 절면 스페이서(20) 형성 골정 전표면에 랜딩출러그가 되는 다결정실리콘흥(22)을 도포한다. 여기서 상기 절면 스페이서(20) 형성 골정 전표면에 랜딩출러그가 되는 다결정실리콘흥(22)을 도포한다. 여기서 상기 절면 스페이서(20) 항성 골정 시 오버에치를 하므로 제2집화막(30~3)의 약간 제거된다. (도 2c 창조).
- 그다음 상기 타결정실리콘용(22)을 CAP 공정을 진행하여 평탄화시켜 콘펙클러그(24)을 형성한다. 이때 상기 하도마스크용(30)의 제2질화막(30-3)이 전부 제거되고, 산화막(30-2)의 일부가 남개된다. 며기서 상기 산화막(30-2)의 남는 무베 정도는 CAP의 진행 공정 조건이나 시간동을 조정하여 결정할 수 있다. (도 20 참조).
- 상가 하드마스크총(30)의 재질은 후속 공정에서 사용되는 흦들에 따라 다결정심라콘, 산화결화막동 여러 가지 재권의 다양한 배합으로 변경하여 형성할 수 있다.

# 监狱的 亚亚

이상에서 설명한 바와 같이 본 발명에 따른 반도채소자의 제조방법은 게이투전국 형성을 위한 하드마스크 흥물 정화라-산화막-집회막과 값은 다른 재정의 다음 정면막으로 형성하며 제이트전국 패턴님 추에도 입 부가 남도쪽하며 추속 런팅즐러그 공정 뿐 아니라 비트라인이나 건하저장건국 문핵 형성증의 공정에서도 마스크집연막 패턴이나 게이트전국 등의 하부막털을 보호하도록 하였으므로, 게이트전국의 단차를 감소시 링 수 있어 패턴님 공정이 용이하고, 칼로 미운구입 술로프를 즐대시할 수 있으며, 젊연막 도포시 보이드 성성이 방지되고, 게이토 노함에 따른 다락이 방지도어 공정 수를 및 소자 등작의 신뢰성을 향상시킬 수 있는 이점이 있다.

# (ST) 374 EA

청구항 1. 반도체기판삼에 게이트절면막과, 도전총 및 하드마스크총을 순차적으로 형성하되 상기 하드 마스크총은 여러 재질의 다총막으로 형성하는 공절과,

상기 하드마스크용 이하 도전출까지를 게이트전국 패턴님 마스크를 사용한 사진 식각 공정으로 식각하여 하드마스크용 패턴과 중첩되어있는 도전용 패턴으로된 케이트전국을 형성하는 공정과,


- 상기 패턴율의 축박에 걸면 스케이서를 형성하는 평정과,
- 삼기 구조의 전표면에 총간절면막을 형성하는 공정과,
- 상기 총간 절연막을 팬딩 플러그 콘택 식각 마스코를 이용한 사진 식각 공정을 <mark></mark>폐턴닝하여 랜딩플러그 콘 택흡을 형성하는 공정과,

- 상기 구조의 전표면에 팬팅 햄래그 도전송층 형성하는 광정과.
- 상기 렌딩 중러그 도견송을 대한방법으로 평탄화하며 콘핵공을 매운 렌딩 중러그를 합성하는 공점을 구비하는 방도제소자의 제조방법.


왕구말 2. 제 1 항에 있어서,

12.18


S. Bhi




55.8825




S. 19 10




SHU




S Ma



£2225



£860



SERVER.

